柳暗花明又一村：EDA技术的未来

　　要点
　　● 加工技术的进步正向传统的 ASIC 设计方法提出挑战。
　　● 使用应用处理单元的群集器将会把开发负担转移给软件。
　　● ESL 将成为 EDA 市场中发展最快的部分。
　　● 设计师将增加 FPGA 和 结构化 ASIC在系统中 的使用量。
   
    EDA 行业是一个服务性行业。它的成长方式仰赖于它所服务的行业的发展方向与实力。半导体行业一直是，而且将始终是EDA 成长的首要动力。消费类产品业已取代IT（信息技术）成为对 EDA 公司开发的产品类型有决定性影响的第二个最重要动力。这两种动力产生了对 EDA 工具需求的重大变化，于是，EDA 行业工具的类型正面临一个重大的转变，以满足新的市场与另外的需求。
　　 
    半导体行业具有新的能力支持制作越来越小的晶体管几何图形，从而影响着 EDA 行业。这种演进并不新鲜。科学家摩尔（Gordon Moore）在 40 年前就说过，一个器件上的晶体管数量将会每 18 个月翻一番。半导体行业很快就把这一论述称为“摩尔定律”。摩尔的预言迄今已成为现实，半导体制造能力达到在一块晶圆片上制造出越来越小的晶体管的加工程序，即节点，从而提高加工技术。对可实现工艺的预测表明，摩尔定律至少在今后 6 ～ 8 年内仍然有效。在几乎所有的情况下，半导体制造厂只要在一块芯片上制作出比以前工艺尺寸更小的晶体管，只要暂时加大芯片尺寸，就能实现晶体管数量翻一番的预测。今后10年晶体管数量能否继续翻番并不明朗，而且将取决于新技术，而不是取决于现有方法的不断改进。
　　
    新世纪的演进
　　
    新世纪之初，工程师可以通过光学方法形成标称几何尺寸为 0.18 微米的几何图形来制造器件。直到那时为止，设计所需的尺寸是工程师面临的最有挑战性的障碍。但是，你在一块芯片上做的设计越大，问题就越复杂。EDA 工具必须既能处理较大的设计数据库，又能处理设计层次。工程师采用层次法将设计分成许多可管理的部分。每一部分都是一个单元，内含一个功能和一个有明确定义的接口。为了应对每一单元的复杂性，工程师们使用支持 RTL（寄存器传输级）抽象的 HDL（硬件描述语言），如 Verilog 或 VHDL。逻辑合成工具利用生产该器件的工厂所特有的基本逻辑块库，将这种描述转换成由门组成的网表，布局与布线工具产生制造掩模所需的拓扑结构，以便生产器件。这种方法几乎无例外地适用于0.18 微米工艺节点。
　　
    2002 年，半导体技术又向前迈进了一步，开始支持 0.13 微米特征尺寸。从表面上看，这一步几乎是制造工艺的正常演进。然而，这一步却带来了重大的突变，从而需要使用新的设计与制造方法，并产生了很多新问题。对光刻胶上电路图形曝光所需的光源波长要小于可见光，因此制造商使用 RET（中间掩模增强技术）和 OPC（光学邻近效应校正）技术来实现所需的线条锐度，因而要求 EDA 工具用新的或增强的 DFM（可制造性设计）工具支持新的制造方法。
　　
    较小晶体管几何图形带来的其他许多后果，对设计方法产生了更大的影响。有两个因素尤其需要新的开发工具：一个是逻辑门的尺寸，现在一般小于将门互连起来的迹线，另一个是迹线的宽度有时比迹线的高度还小。在第一种情况下，工程师必须使用新工具来正确地预测电路的物理与逻辑行为；在第二种情况下，工程师需要考虑寄生效应，因为它可能会使迹线变成天线。EDA 供应商必须开发一套新工具，以支持设计师采用 0.13 微米工艺。物理综合代替了逻辑综合。物理综合工具要与布局布线工具协同工作，以确定电路的拓扑结构，因为由此产生的电路的功能特性和物理特性都会影响电路的正确性。在 2004 年，领先的设计人员已用 90 纳米工艺进行 IC 设计，半导体制造商展示了用 65 纳米工艺制造的试验性电路。65 纳米技术能早至2005年后期用来制造器件。
　　
    从摩尔定律产生直到 0.13 微米工艺节点为止，设计师只需懂得逻辑设计就能设计出实用的 IC。如今，由于需要使用物理综合，设计师必须懂得支配电路行为的基本物理定律。不幸的是，在大学期间受这方面良好培训的设计师寥寥无几。这种情况就给EDA 工具增加了很大负担，其中包括帮助用户解决他们并不完全理解的问题。虽然 EDA 制造商已经并继续将大量资源投入到新工具的开发和改进方面，但是，在半导体行业的制造能力与设计师和EDA 工具高效率而又经济地开发电路的能力之间的差距正在 加大。这一状况导致半导体制造厂开工不足，从而最终增加了晶圆片成本。

    消费类产品特别是通信和图形设备，已替代计算引擎和信息存储产品，成为系统制造商的主要市场。这些系统公司是 EDA 供应商的最重要客户，它们的技术需求和经济需求直接影响 EDA 行业的兴衰。消费类产品与 IT产品之所以不同，乃是因为消费类产品的市场窗口比较短，对价格竞争比较敏感。一家公司要想取得成功，就必须快速开发产品，开发时间一般都不到一年，并以足够快的速度回收开发成本，这样产品才有获利机会。Cadence 设计系统公司主席兼首席执行官 Ray Bingham 利用一家研究公司 IBS的数据预测，用 90 纳米工艺制造的典型产品需要投资 5500 万美元以敷 NRE（非经常性工程）费用。一家指望实现收入等于其投资 10 倍这一正常目标的公司，要靠该产品获得 5.5 亿美元的收入。由于消费市场不断需要新功能和新颖产品，公司必须开发一个很大的产品市场，快速地获得收入来补偿开发成本。正如图 1 所指出的，在一个产品的市场寿命周期内，15 倍于投资的收入将达 8.25 亿美元。当你考虑到一种消费类产品的典型市场寿命不到 18 个月时，鲜有公司能达到上述两个目标中第一个目标，更不用说第二个目标了。

图1，先进 IC 的总开发成本正在增加，并要求各公司在短期内获得大量收入来证明产品是合算的。