基于FPGA的交织器设计与实现
由于Turbo码接近于随机码,有很好的距离特性,因而有很强的抗衰落和抗干扰能力,通过仿真表明,Turbo码性能最优.这主要是由于交织器在编译码过程中起着巨大的作用,对编译码的性能有非常大的影响.
1交织器的原理
交织器实际上就是将数据序列中的元素重新置位、从而得到交织序列的过程.交织器是Turbo码系统中的重要组成部分,其主要作用是用于减小校验比特之间的相关性,进而在迭代译码过程中降低误比特率

图1为一个简单交织器的示意图.对于一个信息序列X, i时刻从交织器输出第i位信息对应于输人的第П(i)个信息位.这个模型表明Y=1n(X),从这个表达式中也可对应解出解交织器的数学表达式,即![]()
一个实际应用的交织器是有周期的,表示为
П(i)-T=П(i-T)
式中:T为交织长度。
2交织器性能分析
交织长度对Turbo码性能影响的仿真曲线如图2所示.其他仿真参数的设置为:码率为1/3;分量码生成矩阵为


方针中采用的交织器的交织公式为
p[1,2,...,8]=[31,37,43,53,59,61,67]
k1=8, k2=223*{1,2,4,5}
译码采用MAP算法,迭代次数为8次.
根据图2 , Turbo码的误比特率曲线可以划分为3个区域:
区域I ( BER > 10-2 ):误比特率曲线随码的设计参数不同而产生的变化不明显.
区域II (10-5 <BER≤10-2):误比特率随信噪比的增加迅速下降,而且对参数变化也比较敏感,正是在这个误比特率范围内Turbo码比其他编码方案优秀 .
区域III(BER≤10-5):信噪比值比较大,Turbo码的误比特率性能主要由自由距离决定,因此误比特率曲线随信噪比的增加而下降缓慢.
由于大多数通信系统不能接受误比特率BER>10-2的误码率,因此重点考察误比特率BER <10-2时的Turbo码设计问题.
- 上一篇文章:基于Verilog HDL设计线性分组编译码器
- 下一篇文章:EDA工具最好理念:端到端流程优化
