VHDL在EDA中的仿真应用

    引言

    EDA(Electronics Design Automation)技术是随着集成电路和计算机技术的飞速发展应运而生的一种高级、快速、有效的电子设计白动化工具。随着计算机、集成电路、电子系统设计的发展，EDA技术先后经历了计算机辅助设计CAD(Computer Assist Design)、计算机辅助工程设计CAE(Computer As-silt Engineering Design)及电子系统设计自动化ESDA(Electronic System Design Automation)三个发展阶段。

    EDA关键技术之一就是采用硬件描述语言对硬件电路进行描述，且具有系统级仿真和综合能力。目前应用比较广泛的硬件描述语言就是VHDL(Very HighSpeed Integrated Circuit Hardware Description Language)，它最早是由美国国防部提出来的。

    1、VHDL简介

    VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计，支持结构、数据流、强，因此在实际应用中越来越广泛。

    VHDL的主要特点有:

    作为硬件描述语言的第一个国际标准，VHDL具有很强的可移植性;

    具有丰富的模拟仿真语句和库函数，随时可对设计进行仿真模拟，因而能将设计中逻辑上的错误消灭在组装之前，在大系统的设计早期就能查验设计系统功能的可行性;

    设计层次较高，用于较复杂的计算时能尽早发现存在的问题，从而缩短设计周期;

    VHDL的设计不依赖于特定的器件，方便了工艺的转换;支持大规模设计的分解和已有设计的再利用;

    对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动地把VHDL描述设计转变成门级网表;

    VHDL用源代码描述来进行复杂控制逻辑的设计，灵活又方便，同时也便于设计结果的交流、保存和重用。

    2、设计实例

    本设计项目是利用FPGA直接控制0809对模拟信号进行采样0809的使用仅仅是作为一个示例，此方法同样适用于其他A/U)，然后将转换好的8位二进制数据迅速存储到存储器中，在完成对模拟信号一个或数个周期的采样后，由外部电路系统(如单片机)将存储器中的采样数据读出处理。采样存储器可以由多种方式实现:

    外部随机存储器RAM。其优点是存储量大，缺点是要需要外接芯片，且常用的RAM读写速度较低;与FPGA间的连线过长;特别是在存储数据时要存储数据时需要对地址进行加I操作，进一步影响数据写人速度。

    FPGA内部EAI3/ESB等。在Altera的大部分FPGA器件中都含有类似于EAB的模块，由此可配置成不同类型的内部高速RAM。

    由EAB等模块构成高速FIFO,FIFO比较适合于用作A/D采样数据高速存储。基于以上讨论，A/D采样电路系统可绘成如图1所示的电路原理图。