基于FPGA的数字基带通信方案

    随着经济的发展，要求传输的信息容量不断地增加，传统的频分复用技术己经不能满足信息量增长的需求，取而代之的是时分复用技术。时分复用将不同的信息按照不同的时隙进行传输。在大部分的数字通信设备中都采用时分复用技术来增加系统的传输容量，而时分复用的电路比频分复用的电路要复杂得多。随着超大规模集成电路的诞生，各种数字通信的专用芯片也相继问世，电路的集成化程度越来越高，设备的体积也越来越小，当然，这些数字通信的专用芯片在价格上非常昂贵，这给通信设备的成本带来了很大的压力。近几年，FPGA(Field Programmable Gate Array)的推出，给数字通信电路的设计带来了更多的方便，摆脱了数字通信专用芯片功能单一、价格昂贵的缺点。因此，本文设计的方案采用FPGA来实现数字通信中的时分复用和解复用功能。
   
    1 基于 FPGA的数字基带通信方案工作组成及原理
   
    1.1硬件系统框图
   
    整个系统土要由发送端和接收端组成，发送端包括A/D转化模块收端包括分接模块数字信源模块、复接模块;接D/A转化模块、显示模块。数字基带通信方案框图如图1所示.
   

    发送端主要完成对源信号的采集、编码、复接等操作;接收端主要完成对接收信号的分接、解码数据恢复等操作。这些工作均利用FPGA芯片的硬件高速特性和任意重构特性完成，并采用了 VHDL(Very High Speed Integrated Circuit Hardware Description Language，即超高速集成电路硬件描述语言)语言编程实现，设计中还涉及PCM(Puls Code Modulation，即脉冲编码调制)编码技术。
   
    1.2硬件组成及说明
   
    1.2.1发送部分
   
    发送模块的硬件原理框图如图2所示，发送部分的核心是FPGA芯片，由它完成通信的各路信号的复接。
   

    (1)FPGA芯片 (EPFIOKIOLC84-4)
   
    FPGA芯片是整个发送部分核心，主要是对一路模拟信号和两路数字信号进行时分复用，合并成一路复接数据进行传输。FPGA芯片没有记忆能力，断电之后芯片中的数据即丢失，每次工作均需通过文件数据下载重构系统。
   
    (2)发送信号
   
    共有三路信源:一路模拟信源和两路数字信源。
   
    模拟信源 (语音输入)。模拟信源通过麦克风进行一路语音信号输入，然后通过 TP3067PCM编码芯片进行 A/D转化，输出的PCM编码再通过 10口进入FPGA内进行复接。
   
    数字信源。两路数字信号通过两片拔码开关实现，拔码开关打到相应位置，输出端就输出相应的高低电平，然后送到FPGA的10口。
   
    通过 FPGA芯片进行复接和分接后，用发光二极管显示验证数字信号源的正确。同样用 TP3067芯片对PCM码流进行一译码，然后还原出原来的语音信号。
   
    时钟信号。本设计电路使用4096KHZ的有源晶振，再通过FPGA分频后使用。
   
    1.2.2接收部分
   
    接收部分完成对接收信号的解复用、数据恢复等操作，信号接收过程是信号发送过程的反变换。接收信号部分以FPGA芯片为核心，配以其他辅助电路，图3给出了接收部分的硬件原理框图。
   

    ①FPGA芯片 (EPFIOKIOLC84-4)
   
    FPGA芯片仍然是整个接收部分的核心，完成数字基带通信接收的主要功能。选用一片FLEXIOK系列的EPFIOKTC84-4芯片，完成位时钟提取、帧同步提取和解复用的功能。
   
    ②信号接收电路
   
    模拟信号。语音信号仍然由TP3067芯片进行PCM译码，把PCM码流进行D/A转换。两路的数字信号则由发光二极管显示，验证是否对应拔码芯片的输入电平。晶体振荡器。根据抽样定理，抽样频率必须比码元频率大，所以采用 32768KHZ的有源晶体振荡器，然后再分频输出满足 TP3067芯片与位同步提取所需要的频率。