您所在的位置:e-works首页 > 产品创新数字化(PLM) > EDA

2013PLM征文:基于Proteus的74LS273的单片机控制仿真

发表时间:2013/11/27 程道忠 来源:e-works
本文首先介绍了8D触发器74LS273的功能特点,依据74LS273的逻辑功能编制了Proteus仿真电路并设计了驱动程序,最后对本文的实验仿真效果进行了总结。

一、74LS273功能介绍

    74LS273是具有复位功能、上升沿触发的8位数据/地址锁存器,其引脚图如图1所示。

74LS273引脚配置图

图1 74LS273引脚配置图

    第一脚MR:主清除端,低电平触发,即当为低电平时,芯片被清除,输出全为0(低电平)。

    CP(CLK):触发端,上升沿触发,即当CP从低到高电平时,D0~D7的数据通过芯片,为0时将数据锁存,D0~D7的数据不变。

    D0~D7:数据输入端。

    Q0~Q7:数据输出端。

    当1脚是低电平时,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位;当1脚为高电平时,11(CLK)脚是锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上。可见,74LS273正脉冲触发,低电平清除,常用作8位地址锁存器。

    其真值表见表1,可见,当RD=0时,不论CP,D如何变化,触发器可实现异步清零,即触发器为“0”态。当RD=1时,只有在CP脉冲上升 沿到来时,根据D端的取值决定触发器的状态,如无CP脉冲上升沿到来,无论有无输人数据信号,触发器 保持原状态不变。图2为74LS273的内部逻辑图。

表1 74LS273功能表

74LS273功能表

74LS273内部逻辑图

图2 74LS273内部逻辑图

本文为e-works原创投稿文章,未经e-works书面许可,任何人不得复制、转载、摘编等任何方式进行使用。如已是e-works授权合作伙伴,应在授权范围内使用。e-works内容合作伙伴申请热线:editor@e-works.net.cn tel:027-87592219/20/21。

责任编辑:程玥