您所在的位置:e-works首页 > 产品创新数字化(PLM) > EDA

基于Proteus的74LS164单片机控制仿真

发表时间:2013/12/9 秦继伟 来源:e-works
本文首先介绍了74LS164的工作原理,接着列举了74LS164的功能特点,依据74LS164的逻辑功能编制了Proteus仿真电路并设计了驱动程序,最后对本文的实验仿真效果进行了总结。

一、概述

    74LS164是一个串行输入并行输出的移位寄存器,可用于扩展并行输出口。

    数据通过两个输入端(DSA或DSB)之一串行输入;任一输入端可以用作高电平使能端,控制另一输入端的数据输入。两个输入端或者连接在一起,或者把不用的输入端接高电平,一定不要悬空。

    时钟(CP)每次由低变高时,数据右移一位,输入到Q0,Q0是两个数据输入端(DSA和DSB)的逻辑与,它将上升时钟沿之前保持一个建立时间的长度。

    主复位(MR)输入端上的一个低电平将使其它所有输入端都无效,同时非同步地清除寄存器,强制所有的输出为低电平。

二、74LS164功能介绍

    74LS164为的引脚配置图如图1所示,其引脚说明见表1。采用双列直插封装,逻辑及封装图如图2所示。

74LS164引脚配置图

图1 74LS164引脚配置图

74LS164逻辑及封装图

图2 74LS164逻辑及封装图

表1 74LS164引脚说明

74LS164引脚说明

    表2为74LS164的真值表,说明如下:

    (1)H—高电平,L—低电平 ,X—任意电平,↑—低到高电平跳变。

    (2)QA0,QB0,QH0—规定的稳态条件建立前的电平。

    (3)QAn,QGn—时钟最近的↑前的电平。

表2 74LS164真值表

74LS164真值表

    通过真值表我们可以了解到,A,B两个输入端是互锁的,Clock上升沿时数据移入移位寄存器中。CLEAR为清零用的,接低电平时所有端口都输出低电平。

本文为e-works原创投稿文章,未经e-works书面许可,任何人不得复制、转载、摘编等任何方式进行使用。如已是e-works授权合作伙伴,应在授权范围内使用。e-works内容合作伙伴申请热线:editor@e-works.net.cn tel:027-87592219/20/21。

责任编辑:程玥