基于分形IP核的平板显示控制器设计与应用

引言

    灰度是平板显示器显示效果的重要评定参数之一，而灰度扫描的利用率和效率问题是当前FPD向高清晰度大屏幕发展的共性问题和瓶颈所在[1-4]。针对平板显示器灰度控制中的时间冗余问题，文献[5]从理论上导出了平板显示器灰度控制的扫描路径结构的数学表达式，并证明这种扫描结构具有最优性和通用性，可以获得有规律的分形扫描方法和最大的扫描利用率。这对实现平板显示器灰度成像高压缩比(高速扫描)和最高扫描效率具有指导性意义。文献[2]导出了分形模型到逻辑实现的通用算法，并在此基础上设计了适合各种灰度等级的、具有自主知识产权的分形扫描IP核。

       文中主要研究基于分形扫描IP核的通用平板显示控制器的设计与实现。用IED平板显示器构建FPD样本验证平台和测试平台；通过系统结构电路的设计和应用，以说明分形扫描IP核在FPD产业应用的可行性，以及对平板显示系统灰度等级、帧频等参数提高的贡献度。整个系统包括多媒体视频显示卡的选用，网络视频传送卡的设计，分形扫描控制器以及平板显示行列驱动面板的设计、验证与制作。使用高速以太网络的物理层协议技术取代传统的多芯差分长线数据传送，提高了数据发送和接收的可靠性；在IED扫描控制器中，实现了FPGA的硬件环境框架与Verilog描述的分形扫描IP核嵌入的控制方式，有效提高成像灰度等级和画面质量。在LED平板显示行列驱动面板部分，采用并行译码的列驱动技术取代传统的串行移位扫描模式，配合分形扫描技术，大幅提高了显示系统的帧频速度。通过系列应用验证，证明该系统不仅可以实现平板显示器的高清晰度、高分辨率的视频图像显示，更重要的是可以不采用高速IC器件，降低了平板显示器的驱动代价，同时获得了具有自主知识产权的创新性的平板显示器的灰度控制方法及其工程应用途径。
 
1分形扫描控制系统总体架构
 
       基于分形IP核的扫描控制系统的器件电路结构如图1所示，是由网络通讯电路、分形扫描控制电路、同步静态存贮器和外围电路四部分构成。

图1 分形扫描控制系统原理图
Fig.1 Fractals can block diagram of control system

       数字图像处理/控制器(FPGA，U1)采用Altera的EPIK50QC2O8；存储器(U2)采用ISSI的IS61NP25636；四路快速以太网收发器(U3)采用Altima的AC104一QF；四路滤波变换器(U4)采用Pulse的H1044。FPGA的设计采用MaxPlusII/QuartuslI软件，硬件编程语言采用Verilog/AHDL(AlteraHDLI)[6-7]。
 
       使用分形IP核设计扫描控制系统的步骤如下：
 
       （1）平板显示接口的信号定义。使用并行传输方式代替传统的串行传输方式，根据传输时钟的速度限制，以及刷新频率的基本要求，定义传输的数据宽度、可用的地址数以及其它基本的接口信号；
 
       （2）确定每个显示口的扫描范围。根据接口定义和实际的平板显示像素要求，确定每一个显示输出口所扫描的像素范围；
 
       （3）确定显示口数以及扫描卡数。根据实际显示屏和每显示口的像素范围，可以确定总共需要的显示口数，再确定每一个扫描卡所能输出的显示口数，最后计算所需的扫描卡数；
 
       （4）确定内存的容量以及存贮格式。根据每扫描卡所有显示输出口的扫描范围以及灰度等级的基本要求，可以确定每一个扫描卡所需的内存容量，合理安排内存的存贮结构以适合扫描输出的数据要求；
 
       （5）内存管理模块的设计。为提高内存访问的效率，同时为了有效地服务于网络、扫描等数据读写请求，内存管理模块是整个扫描系统的中心模块；
 
       （6）确定扫描地址数、子空间数和灰度等级。根据每显示口实际扫描的像素范围，计算数据传输时实际所需的地址数(即两次消隐之间的最小地址数)，并根据图像质量和刷新频率的要求计算出扫描的子空间数，确定灰度等级和扫描IP核的参数；
 
       （7）扫描模块的设计。在确定扫描1P核参数的基础上，根据内存管理模块的访问接口以及显示输出的数据要求进行扫描模块的设计；
 
       （8）确定网络数据包格式。根据内存的存贮格式，定义网络数据包的格式；
 
       （9）灰度变换和数据转置设计。当扫描灰度等级与数据包之间的灰度等级不符时，需要进行灰度的变换以提高显示质量，在数据写入到内存之前，需要对数据的结构进行一定的转置以适合内存存贮格式；
 
       （10）辅助指示灯和选择开关等设计。指示灯指示网络连接情况、数据包接收情况、图像变化情况、扫描状态等信息，选择开关包括数据传输的速度选择、输出模式选择、内部自检等设置。按照以上步骤所设计扫描控制系统的模块结构框图如图2所示。

图2 扫描控制系统的模块结构框图
Fig.2 Scan module diagram of control system

       网络端口管理模块(acqRHub)从RJ45连接器输入的网络信号经acqAdj进行预处理，从四路网络接口中选择优先的一路为图像输入数据口在网络包写控制模块(ntxrm)中，acqEth24子模块判断输入的网络包是否是一个有效的以太网数据包；acqCRC判断输入网络包的CRC校验是否正确；acqPak24判断输入网络包是否是一个有效的图像或命令数据包，如果是命令包则可以修改灰度变换表(chColor)，如果是图像数据包则提交包缓存控制(ntxch)并写入到包缓存(ch1)中；灰度变换与转置(chxch)从chl中读出有效的图像包通过查表chColor进行灰度变换并按位转置后写入到缓存oh2上；内存写控制chxrm将缓存ch2的数据转写到内存上；子模块judge用于缓存管理。
 
       扫描控制模块(rmxr1)：子模块IP核为参数化的分形扫描IP核模块；扫描序列发生器(scm)输出下一个扫描时间所对应的地址与消隐等命令；扫描读控制(rmxsc)根据命令序列进行内存访问，并将内存访问的数据存贮到扫描缓存(chScan)中；子模块scxrl从扫描缓存中读出扫描数据并以恒定速度输出至显示面板上。内存管理模块(ram32)对外部内存访问进行相应的控制、协调和处理。
 
2 分形扫描控制系统的模块设计
 
       2.1平板显示器的接口设计
 
       分形扫描控制器有可能“随机”地将数据输出到面板上的不同位置[5]，所以面板的显示接口上应包含有地址信号，这种并行的传输方式虽然多了地址信号，但它给控制器以更大的自由性和灵活性，控制器可以象写RAM一样更新平板显示器的显示内容。实际扫描时，点时钟频率P_clk与扫描利用率R₂。、灰度的位数n，灰度等级2ⁿ、刷新频率f、扫描地址数a等有以下等式：

P_clk=a×(n+1)f/R₂                     (1)

 
数据传输时，数据位宽为w，则实际传输时钟k与点时钟P_clk有以下关系：

P_clk=k×w                     (2)

则有：k=a×(n+1)f/R₂/w                     (3)

       传输时钟频率与扫描尺寸、灰度位数和刷新频率成正比，与利用率及数据宽度成反比。传输时钟频率受限于传输电缆与距离长短，扫描地址数取决于实际平板的像素多少，灰度位数与
刷新频率取决于成像质量要求，利用率取决于扫描方法的选择，数据宽度受限于显示接口的引脚连接数。
 
       以全彩LED、85Hz刷新频率、2048级灰度、数据位宽为8位、利用率100％、32行×1024列×3色为例，则实际传输时钟点为12．5MHz。每个扫描控制器的数据输出流量为12.5MB/s。显然，该速度要求不算高，使用现有的传输电缆可以满足要求。
 
       一个大型平板显示器需要多个显示接口，每个显示接口只能扫描部分区域，而一个扫描控制器可以控制多个显示接口。根据扫描控制芯片的可用引脚数量、内存芯片的容量以及内存数据的访问流量决定一个扫描控制器可以驱动多少个显示接口。以512行×1024列×3色×2048级灰度×85Hz的LED显示屏为例，每个显示接口扫描32行×1024列×3色，则所需的接口数为512/32=16个。设计每个扫描控制器驱动4个显示接口，则整个显示屏共需4个扫描控制器。
 
       2.2内存管理模块的设计及内存存贮格式
 
       内存管理模块是FPGA系统的中心模块，内存模块的方式及性能直接影响到其它模块的设计模式及运行效果，所以它是整个FPGA中最先应该考虑的模块。为了达到较高的数据吞吐率并简化系统设计，外部内存选择同步静态内存。为进一步提高内存访问性能，采用流水(PIPEIINE)和非等待(NO-WAIT)的工作模式，使芯片可以每一个时钟都完成一个数据访问，数据总线的利用率达到100%，并且达到100MHz以上的访问速度。
 
       内存管理的申请与仲裁设计原理如图3所示。首先判断内存是否空闲，只有当aaGNT和bbGNT都无效时，内存才是空闲的，有：

IDLE=!(aaGNT+bbGNT)。

图3 内存管理的申请与仲裁
Fig.3 Requisition and arbitration for memory

       其次进行aaGNT判断，如果内存空闲并且aaREQ有效，则aaGNT在下一个时钟有效，一旦aaGNT有效，它将保持有效直至aaREQ无效，这时内存回复为空闲状态。
 
       最后进行bbGN-的判断设计。设子模块b的优先级低于子模块a，当内存空闲并bbREQ有效，同时aaREQ无效时，则bbGNT在下一个时钟有效。一旦bbGNT有效，它将保持有效并忽视aaREQ信号，直至子模块b完成访问并无效bbREQ时，bbGNT才无效，内存回到空闲状态。
 
       内存访问的信息跟随模块结构如图4所示。命令选择模块根据仲裁结果选择命令源，如果aaGNT有效，则选择axXXX(a组系列访问信号，包括axA地址、axD写数据、axW写控制、axR读控制、axF跟随信号)至reqXXX；如果bbGNT有效，则选择bxXXX至reqXXX；如果aaGNT与bbGNT均无效，则reqXXX为空操作。其中，reqS用于标记命令来源于axXXX或bxXXX，reqS为2表示来源于子模块a，reqS为3表示来源于子模块b，reqS为0表示内存空闲。

图4 内存访问的信息跟随
Fig.4 Information tracking of memory access

       各级缓存器保持各个时钟下的数据和跟随信息，缓存器在时钟GCLK上升沿时向下一级输出信号，根据流水方式的内存芯片时序要求，内存芯片接收到的地址信号与数据信号应该相错两个时钟。
 
       从命令解释器输出开始，xOXXX与pnA是同一个内存命令对应的信息，经一个时钟后，xlXXX与ramA是对应的，x2XXX与内存芯片锁存命令后的输出相对应，x3XXX与ramQ相对应，x4XXX与pnQ相对应，汇合器将x4XXX与pnQ汇合后以rstXXX输出，根据xS[4][]可以判断命令的来源，由此计算出aarstNew和bbrstNew分别通知子模块a和b，声明它们的一条内存命令已经完成，执行结果为rstXXX。
 
       2.3 图像接收与数据转置模块
 
       由于网络发送的是每个像素点的灰度值，而扫描内存格式是相邻8列同一权值的数据，所以在将网络数据写到内存之前要进行必要的转置处理。
 
       1.基于双口RAM的转置方法
 
       使用FPGA内部的双口RAM资源进行设计(图5)，缓存容量以64x12位为例，将缓存分成2个区间，每个区间32×12位。读和写分别在不同的区间上进行，当网络对区间0写完成后，才对区间0的数据进行转置，这时网络继续对区间1进行写，当读写各自都完成时，则反过来，对区间0进行写而对区间1读，依此反复。缓存区间控制器判断区间的空或满状态，并决定当前操作的区间码。

图5 双口RAM转置方式
Fig.5 Transpose mode of dual-port RAM

 
       转置控制器读出当前像素的12位灰度值，从中取出当前处理的1个权值位(12选1)，将该位送入32位的串人并出器，经32次读缓存和串入后就得到一个权值位的32个数据。转置控制器使用一组计数器实现，低5位列地址计数取值O～31，对应32个像素；高4位权值位计数取值O～1l，对应12个权值位；列地址输出至缓存地址，权值位计数输出至12选1。
 
双口RAM转置实际上使用时问换取空间，多次重复读同一个像素的值，每次分别取不同的权值位，只要保证读的速度足够快，就可以使用较少的寄存器资源达到转置目的。
 
       2.灰度变换与转置模块设计
 
       将256级灰度的数据提升到4096级(或2048级)的灰度有两个方面的目的：从4096级灰度中找到最合适显示器件特性的256个灰度，可提高灰度的显示效果。另外可使颜色调整更灵活。在亮度和对比度调整时，可以保证始终有256个灰度等级，不损失灰度等级。
 
       灰度变换与转置模块的结构如图6所示。其中，ntxch为包缓存控制器，它将网络数据写到包缓存(ch1)中，chxch将数据包中的灰度经变换与转置后写入另一个缓存(ch2)中，该缓存的数据可直接写入到外部内存中。缓存chl为256×24位结构，24位对应红绿蓝三色各8位灰度。缓存ch2为256×32位结构，32位对应相隔32行的4行中连续8列同一颜色、同一权值的数据值。两个缓存都分成两个区间，每个缓存的读和写分别在不同的区间中进行。缓存区间控制器用于判断各缓存各区间的空或满状态，输出当前操作的区间码，并决定是否开始或暂停变换与转置。

图6 灰度变换与转置模块的结构框图
Fig.6 Block diagram of gray transform and transpose

       模块读出当前像素的24位颜色值，经颜色选择取出红绿蓝中的一个8位的颜色值；查找灰度变换表得到12位的灰度值，灰度变换表在FPGA设计时预置，也可以通过网络的控制命令字进行修改，以达到不同的灰度变换效果；12位的灰度值经权值位选择后得到其中的4位，分别送到4路串入并出器上，串人32次后得到4个32位数据，且通过4选1依次输出至缓存ch2上。

       2.4 分形扫描控制模块
 
       所设计的分形扫描控制模块的结构框图如图7所示。主要由五个部分构成：分形扫描IP核子模块、扫描序列发生器子模块(scm)、扫描控制子模块(rmxsc)、扫描数据缓存子模块(chsean)和传输控制子模块(scxr1)。

图7 扫描模块结构框图
Fig.7 Block diagram of scan module

       1.分形扫描IP核子模块
 
       分形扫描IP核的具体设计参见文献[2]，在2048灰度等级下，子空问有1024个(Segment[9：0])．位码有l1个(Bit[3：0])，Hidden为消隐指示，Iast为一遍扫描完成指示，GetNext为请求下一个扫描码控制。时钟与复位信号为全局信号。
 
       2.扫描序列发生器子模块
 
       在分形扫描IP核的基础上，根据实际面板的要求重新设计了控制接口。其中iGetNext为请求下一个扫描地址的控制信号，使用该信号进行颜色计数(Color[1：0]，取值0～2)，同一点的各个颜色共享相同的子空间码与位码，颜色计数每计满3次向扫描IP核发出GetNext以请求下一个子空间码等；当扫描进行到最后一个子空间码时，Iast信号有效，则在下一个GetNext时扫描行计数（Line[1:0])。两个计数器的结果(Color和Iine)以及扫描IP核的当前码(Segment、Bit和Hidden)在下一个iGetNext有效时同步输出(iColor、iIine、iSegment、iBit、iHidden)，这些信号可供扫描控制子模块生成内存访问命令。
  
       3.扫描控制子模块和扫描缓存子模块

       首先由缓存区间控制检测是否有空的扫描缓存区间，如果有，则由扫描命令发生器向内存管理发出REQ访问请求，并等待内存管理授权(GNT)许可；接着命令发生器向扫描序列发生器连续发出iGetNext请求，并将得到的iColor等地址码按表转换为行列码，并进一步转换为内存访问请求码(reqA和reqF)，输出至内存管理模块。
 
       内存访问完成相应的请求时，rstNew有效，访问时的reqF传至rstF上，从内存读出的数据为rstQ，将rstF与rstQ合在一起写到扫描缓存中，如果对应的内存访问为消隐(rstF[-14]为1时，则相应的rstQ数据清零(消隐)。
 
       当扫描命令发生器完成一个缓存区间的所有命令后，停止内存访问，无效iGetNext，关闭REQ，同时缓存区间控制置缓存满指示，然后等待另一个缓存区间被传输控制读空，以启动下一循环的扫描命令。
 
       4.传输控制子模块
 
       传输控制根据分频设置选择二分频、四分频或六分频等传输分频方式，输出rscDPK和rscCPK传输时钟信号，并控制8位地址计数器进行计数，计数结果作为地址读扫描缓存，取出缓存中的48位数据，并生成相应的rscD、rscB、rscIrscB和rscPB信号，如果48位数据的最高两位无效(不是10标志)则rscPB也无效(高电平，指示面板关闭)。
 
       由于灰度的生成原因，地址计数必须是匀速、不间断的，传输控制子模块不考虑扫描缓存的数据是否过期的情况，扫描控制子模块要保证一旦扫描缓存的区间被读空，它必须及时地被填充。
 
3 分形扫描控制器的应用
 
       为验证FPD分形IP核所设计的LED系统，是一个512行×1024列×红绿蓝3色×2048级灰度的大屏幕IED显示系统。系统的总体结构如图8所示，包括多媒体视频显示卡(JMC2000)、以太网视频发送卡、分形扫描控制器以及LED显示屏等四大部分。

图8 LED平板显示器控制系统框图
Fig.8 Block diagram of LED system

       使用高速以太网络的物理层协议技术取代传统多芯差分长线数据传送，具有高速(100Mbps)、长距离传输(非屏蔽双绞线UTP为100m，光纤为2km以上)的优点，并且提高了数据发送和接收的可靠性，在以太网视频发送卡上，采用四路网络接口，最高可达400Mbps的传输速度，完全满足动态视频的数据传输要求。
 
       在LED扫描控制器中，实现了FPGA的硬件环境框架与Verilog描述的分形扫描IP核嵌入的控制方式，完成由内存管理模块、图像接收与数据转置模块构成的分形扫描控制器的设计。扫描控制系统由于采用分形扫描IP核以及灰度变换、数据转置等相关优化技术，有效地提高了扫描效率、大幅降低了实际时钟频率，刷新频率可达200Hz，且图像稳定清晰、有效提高成像灰度等级和画面质量。此项设计已应用于国内外体育场馆和商业中心的大型LED多媒体平板显示系统中，获得明显的社会效益和经济效益。

4 结论

       平板显示器灰度控制的分形扫描方法的提出拓展了分形理论的应用领域，给传统的视频成像理论带来了新的观点和思维模式；分形扫描IP核的设计和FPD控制器的实现从实际应用角度出发，解决了多媒体平板显示器向高清晰度发展方向时在传递速度上的瓶颈问题。

       参考文献（略）