e-works数字化企业网  »  文章频道  »  产品创新数字化(PLM)  »  EDA

SOC技术支撑之IP核

2011/4/10        作者:e-works周雪花      
关键字:IP  知识产权  EDA  IC设计  SOC  
你了解IP么?此IP(知识产权)非彼IP(互联网协议),在IC设计中,IP成为独立技术的时间虽然不长,但发展却非常迅速。IP技术受到广泛重视的主要原因是它为SoC的设计提供了有效途径,是SoC(片上系统)的技术支撑。
    知识产权核是具有知识产权(Intellectual Property)的集成电路芯核的简称,简称IP核,Ip Core。其作用是把一组拥有知识产权的电路设计集合在一起,构成芯片的基本单位,以供设计时搭积木之用。    

    在IC设计中,IP(Intellectual Property,知识产权)成为独立技术的时间虽然不长,但发展却非常迅速。ASIC领域许多文集、报告中有关IP的内容剧增。IP技术受到广泛重视的主要原因是它为SoC的设计提供了有效途径,是SoC(System On Chip,片上系统)的技术支撑。如下图1所示,该系统设计中嵌入了两个IP核。

图1 电子系统设计中嵌入IP核

图1 电子系统设计中嵌入IP核

    1 IP技术的进展
   
    实际上,IP的概念在IC设计中已经使用了将近20年,应该说标准单元库(standard cell lib)就是IP的一种形式。工艺加工厂(Foundry)为扩大业务,便以精心设计并经过工艺验证的标准单元吸引IC设计师成为它的客户,向他们免费提供数据资料;IC设计师也乐于使用成熟、优化的单元完成设计,既可以提高效率,又可以减少设计风险。设计师一旦以这些数据完成设计,自然也就要到这家Foundry去做工艺流片,这样,Foundry便达到扩大营业的目的。使用者除与Foundry签定"标准单元数据不扩散协议"之外,无须另交单元库的使用费,因此Foundry并没有直接收到IP的效益,只是通过扩大营业间接收到单元库的IP效益。这就是IP的最初级形式。
   
    今天的IP已远不是这个水平,已经成为IC设计的一项独立技术,成为实现SoC设计的技术支撑,成为ASIC设计方法学中的学科分支。
   
    从集成规模上说,现在的IP库已经包含有诸如8051和ARM7等微处理器、320C30等数字信号处理器、MPEGII等数字信息压缩/解压器在内的IC模块,这些模块都曾是具有完整功能IC产品,广泛用来与其他功能块一起在PCB上构成系统的主板。如今微电子技术已经具有实现系统集成的功能,因此这些IC便以模块"核"(core)的形式嵌入ASIC和SoC之中。
   
    从设计来源上说,单纯靠Foundry设计IP模块已远不能满足系统设计师的要求。今天的IP库需要广开设计源头,汇纳优秀模块。不论出自谁家,只要是优化的设计,与同类模块相比达到芯片面积最小、运行速度最快、功率消耗最低、工艺容差最大,就有人肯于花钱使用这个模块的"版权",便可以纳入IP库,成为IP的一员。下图所示为2004年~2009年IP收益。
 

 

图2 2004年~2009年IP收益(来源:Gartner)

图2 2004年~2009年IP收益(来源:Gartner)

    2 IP核分类
   
    IP内核可以在不同的硬件描述级实现,由此产生了三类IP内核:软核、固核和硬核。这种分类主要依据产品交付的方式,而这三种IP内核实现方法也各具特色。   

    软核是用VHDL等硬件描述语言描述的功能块,但是并不涉及用什么具体电路元件实现这些功能。软IP通常是以硬件描述语言HDL源文件的形势出现,应用开发过程与普通的HDL设计也十分相似,只是所需的开发硬软件环境比较昂贵。软IP的设计周期短,设计投入少。由于不涉及物理实现,为后续设计留有很大的发挥空间,增大了IP的灵活性和适应性。其主要缺点是在一定程度上使后续工序无法适应整体设计,从而需要一定程度的软IP修正,在性能上也不可能获得全面的优化。由于软核是以源代码的形式提供,尽管源代码可以采用加密方法,但其知识产权保护问题不容忽视。   

    硬核提供设计阶段最终阶段产品:掩模。以经过完全的布局布线的网表形式提供,这种硬核既具有可预见性,同时还可以针对特定工艺或购买商进行功耗和尺寸上的优化。尽管硬核由于缺乏灵活性而可移植性差,但由于无须提供寄存器转移级(RTL)文件,因而更易于实现IP保护。   

    固核则是软核和硬核的折衷。大多数应用于FPGA的IP内核均为软核,软核有助于用户调节参数并增强可复用性。软核通常以加密形式提供,这样实际的 RTL对用户是不可见的,但布局和布线灵活。在这些加密的软核中,如果对内核进行了参数化,那么用户就可通过头文件或图形用户接口(GUI)方便地对参数进行操作。对于那些对时序要求严格的内核(如PCI接口内核),可预布线特定信号或分配特定的布线资源,以满足时序要求。这些内核可归类为固核,由于内核是预先设计的代码模块,因此这有可能影响包含该内核的整体设计。由于内核的建立(setup)、保持时间和握手信号都可能是固定的,因此其它电路的设计时都必须考虑与该内核进行正确地接口。如果内核具有固定布局或部分固定的布局,那么这还将影响其它电路的布局。
    
    3 硬IP设计的重要性
   
    硬IP最大的优点是确保性能,如速度、功耗等。硬IP是IP的最高形式,同时也是最主要的形式。一定意义上说IP技术是从硬IP开始的,即把IC产品变成设计中可重复使用的IP模块。国际上对硬IP的开发和应用都非常重视。
   
    硬IP受到重视,首先,是因为它们可靠。这些IP模块的设计可以说是精雕细刻,设计与工艺的结合也是久经考验,使用这些硬IP完成系统设计不必再为模块担心,可以把精力全部用在模块的衔接上。其次,是硬模块使用方便,IP提供者把模块的芯片尺寸、端口位置、逻辑功能、时序关系以及驱动能力、功率消耗等等数据全部提交,系统设计者只须在芯片的适当位置留出IP模块的空间,把I/O端口衔接对准就算完成了对这个模块的处理,可以非常方便地完成IP模块的嵌入。第三,是硬IP的设计有相当难度,特别是在DSM阶段,密集的布局,窄长的互连,都引入十分严重的寄生效应;再加上高频率运转的要求,更增加了设计难度,需要投入大量的物理设计。可以这样说,SoC中的DSM设计主要体现在硬IP之中。所以,人们希望把这样的设计作为硬IP,省去重复开发的费用,况且重复开发还不一定能达到如此优化的程度。这里强调硬IP决无轻视软IP、固IP之意。对提出优化算法设计师的睿智,对做出创新结构设计师的才华应予十分重视,只有以这些算法和结构做基础,才能做出高质量的硬IP。每个硬IP都包含有软IP、固IP的成果。硬IP向使用者提供包括物理版图在内的全套设计的使用权,是可以落实在硅片上的IP,因此也称为"Silicon Intellectual Property(SIP)"。
   
    4 IP的标准
    
     随着对SoC重要性认识的日益深入,国内IC界对IP的谈论也越来越多,有些对IP的理解不够十分准确,比如把以前做过的IC设计都认为是IP。目前,尽管对IP还没有统一的定义,但IP的实际内涵是有界定的。
   
    首先,它必须是为了易于重用而按嵌入式专门设计的。即使是已经被广泛使用的产品,在决定作为IP之前,一般来说也须要再做设计,使其更易于在系统中嵌入。比较典型的例子是嵌入式RAM,由于嵌入后已经不存在引线压点的限制,所以在分立电路中不得不采取的措施,包括地址分时复用、数据串并转换以及行列等分译码等,在嵌入式RAM中都可以去掉,不仅节省了芯片面积,而且大幅提高了运算速度。
   
    其次,是实现IP模块的优化设计。优化的目标通常为"四最",即芯片的面积最小、运算速度最快、功率消耗最低、工艺容差最大。所谓工艺容差大是指所做的设计可以经受更大的工艺波动,是提高加工成品率的重要保障。这样的优化目标是使用全自动化设计过程难于达到的,可是对于IP又必须达到,因为它要重复使用千百次,甚至更多。IP的每一点优化都将产生千百倍甚至更多的倍增效益。因此基于晶体管级的IP设计便成为完成IP设计的重要,或许也是主要方法。
   
    第三,要符合IP标准。与其他IC产品一样,IP进入流通领域后,也需要有标准。于是1996年以后,RAPID (Reusable APplication-specific Intellectual-property Developers)、VSIA(Virtual Socket Interface Alliance)等组织相继成立,协调并制订IP重用所需的参数、文档、检验方式等形式化的标准,以及IP标准接口、片内总线等技术性的标准。虽然这些工作已经开展几年,也制订了一些标准,但至今仍有大量问题要解决,例如不同嵌入式处理器协议的统一、不同IP片内结构的统一等,都是十分复杂的问题。
    
    SOC芯片在声音,图像,影视,网络及系统逻辑等应用领域中将发挥越来越重要的作用,这些都离不开IP核的应用。

责任编辑:周雪花
本文为e-works原创投稿文章,未经e-works书面许可,任何人不得复制、转载、摘编等任何方式进行使用。如已是e-works授权合作伙伴,应在授权范围内使用。e-works内容合作伙伴申请热线:editor@e-works.net.cn tel:027-87592219/20/21。
e-works
官方微信
掌上
信息化
编辑推荐
新闻推荐
博客推荐
视频推荐