e-works数字化企业网  »  文章频道  »  工业自动化控制  »  嵌入式系统

基于FPGA的数字化变电站计量仪表研究与设计(上)

2013/2/28    来源:万方数据    作者:杨新华  韩永军      
关键字:FPGA  Nios II软核  电量算法  双CPU  
提出一种基于IEC61850和SoPC的数字化变电站计量仪表设计方案。在DE2—70开发板的基础上,首先依据IEC61850标准对数字化变电站计量仪表进行了总体设计;其次对基于FPGA的电量参数算法进行了研究;最后完成了光纤通信电路、快速以太网接口电路、双软核SoPC系统等硬件电路的设计。基于FPGA的数字化变电站计量仪表设计方案具有设计手段先进、灵活性高、并行数据处理的特点。

    随着数字化变电站技术的大力发展和IEC61850标准体系的全面推广,标志着变电站自动化技术进入了全新阶段。因为IEC61850标准的发展方向是“即插即用”,与数字化变电站接口相关的产品将得到快速发展。数字化变电站计量仪表作为数字化变电站内部的智能电子设备,接收合并单元的数据包并由内部的数据处理模块进行运算,得到电压、电流等,整个过程全部为数字量,没有模拟量的参与,计量仪表的精度将大大提高。近年来,同类产品普遍使用高速数字信号处理器来完成,但其成本较高且工艺复杂,导致设计灵活性不够。本文提出了一种基于SoPC的设计方案,不仅具有较大的灵活性,而且通过对高速FPGA的配置可灵活地对设计进行改动,以适应技术的快速发展,同时系统功耗、成本、设计复杂性都得以降低。

1 总体设计

    基于SoPC的数字化变电站计量仪表的系统设计方案如图1所示。系统由两路电源、光纤通信电路、以太网接口电路、RTC、LCD、Flash、红外线接口及一片CycloneIIFPGA组成。其中协议解析单元、DSP、系统控制单元都在一片FPGA上实现,FPGA在设计中处于核心。

    系统工作流程:协议解析单元接收合并单元通过光纤或双绞线发出的SMV数据包,由Nios II处理器解析后存放在FIFO中供DSP模块读取;数字信号处理单元负责完成电量、功率以及电能的计算等任务,计算结果存储在FIFO中供系统控制CPU读取;系统控制模块的Nios II处理器对电量信息进行处理,最终完成电参数的显示、储存,同时响应站控层通信服务请求等功能。

 计量仪表系统设计方案框图

图1 计量仪表系统设计方案框图

2 主要硬件设计

    2.1 以太网接口电路设计

    本文采用LAN91C111实现与站内以太网连接,该芯片是SMSC公司专为嵌入式应用系统而推出的第三代快速以太网控制器,片上集成了MAC和PHY,符合IEEE802.3/802.U-100Base-Tx/10Base-T规范。LAN91C111与NiosII软核连接方便,它作为Avalon Memory -Mapped TristateSlave器件挂在Avalon-MM总线上与Avalon Memory -Mapped Tristate Master 连接。LAN91C111的地址线A1~A15、数据线D0~D31、读写控制信号分别与NiosII的相应信号相连,SoPC系统分配给该芯片的中断优先级为0。LAN91C111的输出信号TPO+、TPO-、TPI+、YPI-接网络隔离变压器TG100-S050N2,变压器的输出接RJ45接口。图2所示是以太网接口电路连接示意图。

 以太网芯片接口电路框图

图2 以太网芯片接口电路框图

    2.2 CPU系统模块设计

    高速以太网数据交换及数据包解析需要占用相当大的CPU运行资源,因此本设计在一片FPGA上设置了两颗CPU:cpu_ethernet负责解析数据cpu_control负责系统控制。根据该模块要完成的功能,在SoPC系统上配置了标准Nios II软核、SDRAM Controler、Ethernet Controler、Avalon Memory -Mapped Tristate Master、片内RAM、定时器、JTAG_UART等部件,部件添加之后需要设置各个部件之间的连接矩阵、地址、中断优先级。调试过程中CPU从SDRAM中启动,程序及程序运行所需的堆栈、内存都放在SDRAM中,调试完毕后硬件配置文件放在EPCS4中,程序代码放在NOR Flash中。这部分电路设计完成后就可以在Quartus II对电路进行管脚分配、编译。

3 软件设计

    本文用Verilog HDL设计了一个RTC IP,用来实现与实时时钟芯片的读写。软件部分包括BSP层、应用程序层。BSP层包括HAL、设备驱动、标准C函数库、RTOS、可选的软件包。其中实现驱动程序的方法采用IP核方式实现外部器件控制。这种方法把外部器件映射到外部存储器空间,作为AvalonSlave器件连接到总线上,Nios II软核通过总线实现器件控制。采用这种方法设计的主要工作硬件描述语言模块,可以由设计者自行定义外设操作的各个存储器,从而实现复杂的时序控制功能。IP核设计完成之后,可以由SoPC Builder开发环境调用,灵活添加到用户设计的SoPC系统之中,并且可以提供给其他人使用。

4 基于FPGA 的电量参数算法

    4.1 有效值测量

    有效值可以用以下两个公式表示:

 

    其中M是交流信号每个周期的采样点数。在Matlab/Simulink下建立的有效值测量的算法模型流程可以用图3表示,图3中峰值为100的正弦信号首先经过高通滤波,然后自乘、平方和累加后进行开方运算,仿真时间为一个周期,仿真结果与预期结果一致。从仿真情况来看,影响有效值测量精度的主要是周期的测量。

    4.2 有功功率测量

    在正弦电路中,瞬时功率可表示为:

 

    本文采用低通数字滤波器法实现有功功率的测量。

 有效值的测量模型仿真

图3 有效值的测量模型仿真

    这种方法将数字乘法器的运算数据结果输入到低通数字滤波器,从滤波器的输出端就得到了有功功率。这是因为在瞬时功率的表达式中,积分第2部分UIcos(2ωt-φ)的频率为基波频率的2倍,只要设计好合适的滤波器参数,就可以采用滤波器实现有功功率的测量。

责任编辑:赵蔓
本文为授权转载文章,任何人未经原授权方同意,不得复制、转载、摘编等任何方式进行使用,e-works不承担由此而产生的任何法律责任! 如有异议请及时告之,以便进行及时处理。联系方式:editor@e-works.net.cn tel:027-87592219/20/21。
e-works
官方微信
掌上
信息化
编辑推荐
新闻推荐
博客推荐
视频推荐