e-works数字化企业网  »  文章频道  »  工业自动化控制  »  嵌入式系统

基于FPGA的数字化变电站计量仪表研究与设计(下)

2013/2/28    来源:万方数据    作者:杨新华  韩永军      
关键字:FPGA  Nios II软核  电量算法  双CPU  
随着数字化变电站技术的大力发展和IEC61850标准体系的全面推广,标志着变电站自动化技术进入了全新阶段。因为IEC61850标准的发展方向是“即插即用”,与数字化变电站接口相关的产品将得到快速发展。数字化变电站计量仪表作为数字化变电站内部的智能电子设备,接收合并单元的数据包并由内部的数据处理模块进行运算,得到电压、电流等,整个过程全部为数字量,没有模拟量的参与,计量仪表的精度将大大提高。近年来,同类产品普遍使用高速数字信号处理器来完成,但其成本较高且工艺复杂,导致设计灵活性不够。本文提出了一种基于SoPC的设计方案,不仅具有较大的灵活性,而且通过对高速FPGA的配置可灵活地对设计进行改动,以适应技术的快速发展,同时系统功耗、成本、设计复杂性都得以降低。

    4.3 数字滤波器设计

    数字滤波器从实现的网络结构或者从单位脉冲响应分类,可以分成无限脉冲响应滤波器(IIR)和有限脉冲响应滤波器(FIR)。

    根据两种滤波器的特点和本课题的应用实际,高通滤波器用IIR滤波器实现,低通滤波器用FIR实现。本文中高通数字滤波器的主要指标如下:通带截止频率为30Hz,通带纹波1dB,阻带衰减60dB,采用4阶椭圆滤波器实现。

    图4 为在Matlab/Simulink下搭建的2阶Direct FormII 型IIR滤波器电路模型。本文中设计的数字滤波器为4阶IIR滤波器,可以由两节Direct Form II型滤波器级联而成。图4中2阶Direct Form II型滤波器的系数可以由Matlab生成,然后更新模型即可。

    图5 为附加直流偏置的正弦信号u(t)=100sin(100πt)+30通过设计的IIR数字滤波器的仿真结果,从图中可以看出,滤波后的信号在±100范围内波动,表明该滤波器能够很好地去除直流分量,满足设计要求。

    低通滤波器采用FIR滤波器实现,该滤波器主要功能是消除瞬时功率信号中频率为2W的交流分量,从而得到有功功率信号。据此采用equiripple法设计的FIR滤波器的主要指标如下:阻带截止频率为95Hz,阻带纹波10dB,通带纹波1dB。图6为在Simulink下利用DSPBuilder搭建的4阶FIR滤波器电路模型,该电路经SignalCompiler编译后即可生成HDL文件。本设计中的FIR低通数字滤波器可以由多个4阶FIR滤波器级联而成,系数可以由Matlab生成。

 2阶IIR滤波器电路图

图4 2阶IIR滤波器电路图

 滤除直流分量的数字滤波器仿真结构

图5 滤除直流分量的数字滤波器仿真结构

4阶FIR滤波器电路图

图6 4阶FIR滤波器电路图

    图7 为附加高斯白噪声的正弦信号通过设计的FIR数字滤波器的仿真结果。从图中可以看出,该滤波器能够较好地去除高频分量,满足设计要求。

    本文提出一种基于SoPC的数字化变电站计量仪表设计方案,系统在一片FPGA基础上构建,利用现代EDA设计工具采用自顶向下的方法进行设计。SoPC系统是计量仪表的工作核心,由三个模块构成:协议解析模块、数据处理模块和系统控制模块。采用SoPC技术,可以大大减少系统的元件数量,提高系统可靠性。由于SoPC系统的灵活性,可以在不改变外围硬件电路及印刷线路板的情况下对系统进行升级。

 滤除高频噪声的数字滤波器仿真结果

图7 滤除高频噪声的数字滤波器仿真结果 

责任编辑:赵蔓
本文来源于互联网,e-works本着传播知识、有益学习和研究的目的进行的转载,为网友免费提供,并以尽力标明作者与出处,如有著作权人或出版方提出异议,本站将立即删除。如果您对文章转载有任何疑问请告之我们,以便我们及时纠正。联系方式:editor@e-works.net.cn tel:027-87592219/20/21。
e-works
官方微信
掌上
信息化
编辑推荐
新闻推荐
博客推荐
视频推荐